#### JP53126567U

Patent number:

JP53126567U

Publication date:

1978-10-07

Inventor: Applicant:

Classification:
- international:

H01L27/06; H01L21/8247; H01L27/04; H01L29/78;

H01L29/788; H01L29/792; H03F1/00; H03F1/42; H03F1/52; H03K17/08; H01L27/06; H01L21/70; H01L27/04; H01L29/66; H02E1/00; H03E1/00; H03E1/0

H03F1/00; H03F1/42; H03F1/52; H03K17/08; (IPC1-7):

H01L29/78; H01L27/04; H03F1/00

- european:

Application number: JP19770033140U 19770315 Priority number(s): JP19770033140U 19770315

Report a data error here

Abstract not available for JP53126567U

Data supplied from the esp@cenet database - Worldwide

**BEST AVAILABLE COPY** 

# 公開実用 昭和53-126567



実用新案登録願(3)

昭和52年3月15日

特許庁長官殿

1. 考案の名称 MOSトランジスタのゲート保護回路

2. 考 案 省

住所 守口市京阪本通2丁目18番地

三洋電機株式会社内

氏名 中 島 三 郎

3. 実用新案登録出願人

住 所 守口市京阪本通2丁目18番地

名称(188)三洋電機株式会社

代表者 井 植 薫

連絡先:電話(東京)835--1111 特許センター駐在 鎌田

4. 添付書類の目録

53-126567

- (1) 明 細 書
- 1 通

- (2) 図
- illi
- 1 通
- (3) 願 書 副 本
- 1 通

52 033140

す式 (

- 1. 考案の名称
  - MOSトランジスタのゲート保護回路
- 2. 実用新案登録請求の範囲
- 1. 王MOSトランジスタと、該MOSトランジスタのゲート・ソース間に接続されたフローティングゲート酵造の使MOSトランジスタと、から収り、該使MOSトランジスタの調値電圧を主MOSトランジスタのゲート被壊電圧に比して小に設定せしめ該使MOSトランジスタを主MOSトランジスタの保護業子として用いる事を特徴としたMOSトランジスタのゲート保護回路。
- 2. 上記使MOSトランジスタのゲート並びにドレインを主MOSトランジスタのゲートに、使MOSトランジスタのソースを主MOSトランジスタのソースを主MOSトランジスタのソースに接続せしめた事を特徴とする実用新業登録請求の範囲第1項記載のMOSトランジスタのゲート保護回路。
- 5. 上記使MOSトランジスタを主MOSトランジスタと同一半導体基板上に形成せしめた事を

43-126567

特徴とする実用新業登録請求の範囲第1項記載の MOSトランジスタのゲート保護回路。

#### 3、 考案の詳細な説明

本考案はMOSトランジスタ(Metal Oxide Semiconductor Transistor :以下MOSTと略す)のゲート保護回路に関する。

第1図にMOSTを示す。同図に於いて、(1)は一導電型半導体基板、例えばN型シリコン基板、(2)(3)は該基板(1)に形成されたP型のソース、ドレイン領域で、該両領域(2)(3)間の基板(1)表面にゲート酸化換(4)を介してゲート電極(5)が設けられている。(6)(7)はソース、ドレイン領域(2)(3)に接したソース並びにドレイン電極である。

斯る構成のMOSTに於いて、該MOSTのゲート既極(5)に高電圧が印加されるとゲート酸化膜(4)が絶縁破壊を起こしてしまり。そこでゲート酸化膜(4)の絶縁破壊を防止する為に値々の方法が考えられているが以下にゲート酸化膜(4)の保護者子としてツェナーダイオードとMOSTとを用いた

**使来例について述べる。** 

ツェナーダイオードを保護素子として用いたものが第2図に示されている。同図に於いて、(8)は第1図のMOST(9)と同一基板(1)上に形成されたツェナーダイオードで、該ツェナーダイオード(8)はMOST(9)のゲート電極(5)とソース電極(6)とに接続せしめられている。このツェナーダイオード(8)のツェナー 離圧は上記MOST(9)のゲート酸電圧に比して小でかつMOST(9)の協値部圧より大に設定されている。 使って、MOST(9)のゲート電極(5)に印加されるゲート電圧がゲート酸やイオード(8)が導曲状態となりゲート電圧は該ツェナーダイオード(8)が導曲状態となりゲート電圧は該ツェナーダイオード(8)が介してバイパスされ接地されるのでMOST(9)のゲート酸(4)は絶家破壊されない。

第3図にMOSTを保護素子としているものを示す。同図に於いて、00は主MOST(9)と同一基板(1)上に形成された従MOSTで、該MOST(0)の同値電圧は該主MOST(9)より高くゲート破壊電圧より小になる様にゲート酸化機の導きが制御

# 公開実用 昭和53— 126567

4

されており、この従MOSTUOのゲート電極とドレイン電極とは主MOST(9)のゲート電極(5)に、ソース電極はソース電極(6)に天々接続されている。 従って、これもツェナーダイオード(8)の場合と同 様にゲート破壊電圧領域に到達するまでに従MO STOOが導動してゲート絶縁破壊を防止する。

然し乍ら、上述した叩くツェナーダイオード(8)のツェナー電圧を所望の値に設定するにはツェナーダイオード(8)のPN接今の不純物機度の職密を制御が必要で再現性良くツェナー電圧を設定する事は非常に困難である。また、従MOSTQQの場合も或従MOSTQQと主MOST(9)の閾値電圧を決定するゲート酸化機(4)の膜厚を異ならしめる必要があり、その為に工程数が増加したり、更に正確な浮みの制御が難しい等の欠点を有している。

本考案は以上の点に需みて為されたものであって以下に 第4 凶を参照しつつ詳述する。

同図に於いて、(9)は半導体基板(1)、ソース領域 (2)、ドレイン領域(3)、ゲート酸化模(4)、ゲート電 優(5)、ソース電極(6)、ドレイン電極(7)等から成る 主MOST、四は該主MOST(9)と同一基板(1)上に形成された使MOSTで、液体MOSTのはフローティングゲート構造のものである。このフローティングゲート構造の使MOST(0)はフローティングゲート構造の使MOST(0)はフローティングゲート構造の使MOST(0)はフローティングゲート構造のである。このフローティングゲート構造のである。このコローティングゲート構造のである。このコローティングゲート構造のである。このは一大でである。なりに対している。この主機のではされ、使MOST(0)のソース単位のでは主MOST(9)のソース単位はにMOST(0)と使MOST(0)と使MOST(0)との受続状態の電気回路図を第5図に示す。

ここでフローティングゲート構造の使MOST (M)について説明を加える。このMOST (M)のフローティングゲート(M)に正又は真の質荷を住入するとその調質性が正方向又は負方向に移行する事は良く知られている。例えばPチャンネル型の場合、初期状態に於いては一0.5 V~ー1.0 Vの調質性を有しているが、フローティングゲート(M)に負の質荷を住入するとその調質を注入すると負の方向へ移行し、また正の電荷を注入すると負の方向へ

## 公開実用 昭和53-126567

6

移行する。その閾値電圧の移動量はフローティングゲート四に住入する電荷量に略比例する関係にある、使って、フローティングゲート四に住入する電荷の極性並びにその住入量を選択する事に依って使MOST(9)の閾値電圧を主MOST(9)の閾値電圧より大でゲート被優電圧より小で且つ主MOST(9)の動作に支煙を来たさない範囲に正確に設定出来る、その結果主MOST(9)のゲート電優(5)に設ゲート被優電圧が印加される以前に使MOST(9)が導曲状態に至りこのゲート被慶電圧は後地されるので主MOST(9)のゲート機化(4)の絶縁破優を防止する事が出来る。

以下に本考案M() STのゲート保護回路の実施 例を記載する。

絶験膜のがシリコン酸化膜200Å、シリコン窒化膜800Åでこのシリコン酸化膜と窒化膜との間隙にモリブデンのフローティングゲート200が形成されている。この従MOST200の透板(1)、ドレイン頑城、ソース領域を天々接地しゲート電極20に30Vの電電でをはした。一8Vに設定されている。従って配出でかけ、一8Vに設定されている。従って、正の動性頑丈一5V~一8Vの動出であり一8Vを越すゲート電圧がゲート電極(5)に即にされると、従MOST200が動作して该ゲート電圧をパイパスする。

以上の説明から明らかな如く本考案MOSTのゲート保護回路は主MOSTの保護素子としてフローティングゲート構造の使MOSTを用いているので、この使MOSTの閾値電圧は所選の値に答易にしかも正確に設定出来る。使って、主MOSTにゲート破壊電圧以上の電圧が印加されても使MOSTが正確に動作してケート破壊電圧をバイバスするので、使来回路に比して信頼性の高い

# 公開実用 昭和53- 126567


8

MOST回路が得られる。


#### 4. 図面の簡単な説明

第1図はMOSトランジスタを示す断面図、第2図はツェナーダイオードを保護素子として用いた逆来例を示す電気回路図、第3図はMOSトランジスタを用いた他の逆来例を示す電気回路図、第4図は本考案回路の離成を示す要部の断面図、第5図はその電気回路図で、(1)は半導体馬板、(2)(3)はソース、ドレイン領域、(4)辺はゲート絶縁膜、(5)辺はゲート電極、(6)24はソース単極、(7)四はドレイン電極、(9)は王MOSトランジスタ、20は従MOSトランシスタ、20はでを天々示す。







## 第 2図




第3図



## 第5図



第4図



126567

寒用新寒蛩碌出願人 三洋電機株式会社 代 表 者 井 植 薫

# This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

### **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:
BLACK BORDERS
☐ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
☐ FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
☐ LINES OR MARK'S ON ORIGINAL DOCUMENT
☐ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.